Family list 5 family members for: JP2003086706 Derived from 5 applications.

- 1 STATIC RANDOM ACCESS MEMORY AND ITS MANUFACTURING METHOD Publication Info: JP2003031697 A 2003-01-31
- 2 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, STATIC RANDOM ACCESS MEMORY DEVICE, AND PORTABLE ELECTRONIC EQUIPMENT

Publication Info: JP2003086706 A - 2003-03-20

- 3 No English title available Publication Info: TW564546 B - 2003-12-01
- 4 Semiconductor device, semiconductor storage device and production methods therefor
  Publication info: US2004207011 A1 2004-10-21

5 SEMICONDUCTOR DEVICE, SEMICONDUCTOR STORAGE DEVICE AND PRODUCTION METHODS THEREFOR Publication Info: W003009385 A1 - 2003-01-30

Data supplied from the esp@cenet database - Worldwide

# SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, STATIC RANDO ACCESS MEMORY DEVICE, AND PORTABLE ELECTRONIC EQUIPMENT

Patent number:

JP2003086706

**Publication date:** 

2003-03-20

Inventor:

IWATA HIROSHI; SHIBATA AKIHIDE; KAKIMOTO SEIZO

Applicant:

SHARP KK

Classification:

- international:

H01L21/8238; H01L21/8244; H01L27/092; H01L27/11;

H01L21/70; H01L27/085; H01L27/11; (IPC1-7): H01L21/8238;

H01L21/8244; H01L27/092; H01L27/11


- european:

Application number: JP20010278117 20010913 Priority number(s): JP20010278117 20010913

Report a data error here

#### Abstract of JP2003086706

PROBLEM TO BE SOLVED: To provide a semiconductor device including a dynamic threshold transistor that can reduce the leak current caused by the gate current. SOLUTION: A complimentary circuit is composed of an n-channel dynamic threshold transistor 4, and a p-channel dynamic threshold transistor 5. The gate electrode 152 is formed via a gate insulating film 151 on a p-type shallow well region 123 and an n-type shallow well region 124. In the p-type shallow well region 123, a p-type layer 127 having small impurity concentration and a p-type layer 125 having dense impurity concentration are formed successively from the surface side. In the n-type shallow well region 124, an n-type layer 128 having small impurity concentration, and an n-type layer 126 having large impurity concentration are formed successively from the surface side. The p-type layer 127 having small impurity concentration, and n-type layer 128 having small impurity concentration are as thick as 40 nm or less.



Data supplied from the esp@cenet database - Worldwide

#### (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

### (11)特許出願公開番号 特開2003-86706

(P2003-86706A) (43)公開日 平成15年3月20日(2003.3.20)

(51) Int. Cl. 7	識別記号	FI			テーマコート・	(参考)
H01L 21/8238		HOIL 27/08	321	D	5F048	
21/8244		27/10	381		5F083	
27/092		27/08	321	В		
27/11						

審査請求 未請求 請求項の数11 〇L (全16頁)

(21)出願番号 特願2001-278117(P2001-278117)

平成13年9月13日(2001.9.13)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 岩田 浩

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 柴田 晃秀

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100062144

弁理士 青山 葆 (外1名)

最終頁に続く


(54) 【発明の名称】半導体装置及びその製造方法、スタティック型ランダムアクセスメモリ装置並びに携帯電子機器

#### (57)【要約】

(22)出願日

【課題】 動的閾値トランジスタを含む半導体装置であって、ゲート電流が原因となるリーク電流を低減できるものを提供すること。

【解決手段】 Nチャネル型の動的閾値トランジスタ4 およびPチャネル型の動的閾値トランジスタ5により相補型の回路が構成されている。P型の浅いウェル領域123上およびN型の浅いウェル領域124上に、ゲート絶縁膜151を介してゲート電極152が形成されている。P型の浅いウェル領域123内には、表面側から順に、P型の不純物濃度の薄い層127と、P型の不純物濃度の濃い層125とが形成されている。N型の表に、N型の不純物濃度の薄い層128と、N型の不純物濃度の濃い層126とが形成されている。P型の不純物濃度の薄い層126とが形成されている。P型の不純物濃度の薄い層127とN型の不純物濃度の薄い層127とN型の不純物濃度の薄い層128の厚さは40nm以下である。



#### 【特許請求の範囲】

【請求項1】 素子分離領域により素子毎に区分された ウェル領域とゲート電極とが電気的に接続されたことを 特徴とする複数の動的閾値トランジスタからなる相補型 の回路を有し、

i

上記相補型の回路は、

上記相補型の回路を高速で動作させるアクティブモード

上記相補型の回路を低速で動作させ、もしくは動作を停 止させるスタンドバイモードとの少なくとも2つのモー 10 少なくとも上記素子分離領域を形成する工程の後に、 ドを有し、

上記相補型の回路がスタンドバイモードにあるときに は、上記相補型の回路がアクティブモードにあるときよ りも低い電源電圧が上記相補型の回路に供給されるよう になっていることを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置において、 上記相補型の回路が上記スタンドバイモードにあるとき には、

上記相補型の回路を構成する上記動的閾値トランジスタ のゲート電流値は、上記動的閾値トランジスタのオフ電 20 流値以下であることを特徴とする半導体装置。

【請求項3】 請求項1に記載の半導体装置において、 上記相補型の回路は、複数の基本回路ブロックに分割さ

上記各基本回路プロックは夫々独立にアクティブモード またはスタンドバイモードとすることができることを特 徴とする半導体装置。

【請求項4】 半導体基板と、

素子分離領域と、

上記半導体基板内に形成された第1導電型および第2導 30 電型の深いウェル領域と、

上記第1導電型のおよび第2導電型の深いウェル領域内 に夫々形成された第2導電型および第1導電型の浅いウ ェル領域と、

上記第2導電型および第1導電型の浅いウェル領域上 に、ゲート絶縁膜を介して形成された複数のゲート電極 とを有し、

上記複数のゲート電極は、夫々上記第2導電型もしくは 第1導電型の浅いウェル領域と夫々電気的に接続され ジスタを構成し、

上記第2導電型および第1導電型の浅いウェル領域は、 上記動的閾値トランジスタ毎に素子分離領域により電気 的に分離され、

上記第2導電型の浅いウェル領域内には、上記ゲート絶 縁膜との界面側から深さ方向に順に、第2導電型の不純 物濃度の薄い層と、第2導電型の不純物濃度の濃い層と が形成され、

上記第1導電型の浅いウェル領域内には、上記ゲート絶

物濃度の薄い層と、第1導電型の不純物濃度の濃い層と が形成され、

上記第2導電型および第1導電型の不純物濃度の薄い層 の厚さは40nm以下であり、

上記第1導電型および第2導電型の動的閾値トランジス 夕により相補型の回路が構成されていることを特徴とす る半導体装置。

【請求項5】 請求項4に記載の半導体装置を製造する 方法であって、

上記半導体基板上で上記素子分離領域が存在しない領域 として規定される活性領域の最上層部に第2導電型およ び第1導電型の不純物濃度の濃い領域を形成する工程 上、

半導体膜を全面に堆積する工程を、上記活性領域上では 選択的に単結晶半導体膜がエピタキシャル成長し、上記 活性領域以外の領域上では多結晶半導体膜が成長する条 件下で行なう工程と、

上記多結晶半導体を、単結晶半導体膜に対して選択的に 除去する工程とを含むことを特徴とする半導体装置の製 造方法。

【請求項6】 請求項4に記載の半導体装置を製造する 方法であって、

少なくとも上記素子分離領域を形成する工程の後に、

上記半導体基板上で上記素子分離領域が存在しない領域 として規定される活性領域の最上層部に第2導電型およ び第1導電型の不純物濃度の濃い領域を形成する工程

単結晶半導体膜を上記活性領域のみに選択的にエピタキ シャル成長させる工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板と、

素子分離領域と、

上記半導体基板内形成された第1導電型および第2導電 型の深いウェル領域と、

上記第1導電型および第2導電型の深いウェル領域内に 夫々形成された第2導電型および第1導電型の浅いウェ ル領域と、

上記第2導電型および第1導電型の浅いウェル領域上 て、夫々第1導電型および第2導電型の動的閾値トラン 40 に、ゲート絶縁膜を介して形成された複数のゲート電極 とを有し、

> 上記複数のゲート電極は、夫々上記第2導電型もしくは 第1導電型の浅いウェル領域と夫々電気的に接続され て、夫々第1導電型および第2導電型の動的閾値トラン ジスタを構成し、

> 上記第2導電型および第1導電型の浅いウェル領域は、 上記動的閾値トランジスタ毎に素子分離領域により電気 的に分離され、

上記第2導電型の浅いウェル領域上には、上記ゲート絶 緑膜との界面側から深さ方向に順に、第1導電型の不純 50 縁膜との界面側から深さ方向に順に、第1導電型の不純

物濃度の薄い層と、第1導電型の不純物濃度の濃い層と が形成され、

上記第1導電型の浅いウェル領域上には、上記ゲート絶 緑膜との界面側から深さ方向に順に、第2導電型の不純 物濃度の薄い層と、第2導電型の不純物濃度の濃い層と が形成され、

上記第1導電型および第2導電型の動的閾値トランジス 夕により相補型の回路が構成されていることを特徴とす る半導体装置。

【請求項8】 素子分離領域により素子毎に区分された 10 ウェル領域とゲート電極とが電気的に接続されたことを 特徴とする複数の動的閾値トランジスタからなる相補型 の回路を有し、

上記複数の動的閾値トランジスタの基板バイアス効果因 子ァが0. 3以上であることを特徴とする半導体装置。

【請求項9】 請求項4,7,8のいずれかに記載の半 導体装置であって、かつ請求項1に記載の半導体装置で あることを特徴とする半導体装置。

【請求項10】 請求項1乃至4,7,8,9のいずれ かに記載の半導体装置を具備したことを特徴とするスタ 20 ティック型ランダムアクセスメモリ装置。

【請求項11】 請求項1乃至4,7,8,9のいずれ かに記載の半導体装置もしくは請求項10に記載のスタ ティック型ランダムアクセスメモリ装置を具備したこと を特徴とする携帯電子機器。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法、スタティック型ランダムアクセスメモリ装 置並びに携帯電子機器に関する。より具体的には、動的 30 た。 閾値トランジスタを含む半導体装置及びその製造方法 と、この半導体装置を備えたスタティック型ランダムア クセスメモリ装置及び携帯電子機器に関する。

[0002]

【従来の技術】MOSFET (Metal Oxide Semiconduc tor Field Effect Transistor) を用いたCMOS(相補 型MOS)回路において消費電力を減少させるには、電 源電圧を下げることが最も有効である。しかし、単に電 源電圧を低下させるとMOSFETの駆動電流が低下 し、回路の動作速度が遅くなる。この現象は、電源電圧 40 がトランジスタの閾値の3倍以下になると顕著になるこ とが知られている。この現象を防ぐためには、閾値を低 くすればよいが、そうするとMOSFETのオフ時のリ ーク電流が増大するという問題が生じることとなる。そ のため上記問題が生じない範囲で閾値の下限が規定され る。閾値の下限は、電源電圧の下限に対応しているた め、低消費電力化の限界を規定することとなる。

【0003】従来、上記問題を緩和するために、バルク 基板を用いた動的閾値動作トランジスタ(以下、DTM OSと言う。)が提案されている(特開平10-224 50 されている場合を考える。このとき、中間ノードMID

6 2 号公報、Novel Bulk Threshold Voltage MOSFET(B-DTMOS) with Advanced Isolation (SITOS) and Gate to Shallow Well Contact (SSS-C) Processes for UltraLow Power Dual Gate CMOS, H. Kotaki et al., IEDM Tech. Dig., p459, 1996)。上記DTMOSは、オン時に実 効的な閾値が低下するため、低電源電圧で高駆動電流が 得られるという特徴を持つ。DTMOSの実効的な閾値 が、オン時に低下するのは、ゲート電極とウェル領域が 電気的に短絡されているからである。

【0004】以下、N型のDTMOSの動作原理を説明 する。なお、P型のDTMOSは、極性を逆にすること で同様の動作をする。上記N型のMOSFETにおい て、ゲート電極の電位がローレベルにあるとき (オフ 時)はP型のウェル領域の電位もローレベルにあり、実 効的な閾値は通常のMOSFETの場合と変わりない。 したがって、オフ電流値(オフリーク)は通常のMOS FETの場合と同じである。

【0005】一方、ゲート電極の電位がハイレベルにあ る時(オン時)はP型のウェル領域の電位もハイレベル になり、基板バイアス効果により実効的な閾値が低下 し、駆動電流は通常のMOSFETの場合に比べて増加 する。このため、低電源電圧で低リーク電流を維持しな がら大きな駆動電流を得ることができる。したがって、 低電圧駆動で低消費電力なCMOS回路が実現される。 [0006]

【発明が解決しようとする課題】しかしながら、上記従 来技術であるDTMOSは、ゲート電極とウェル領域と が電気的に接続されているために、オン時にはゲート電 流が流れてしまうというDTMOS特有の問題があっ

【0007】ゲート電流の影響を図10及び図11を用 いて考察する。図10は、Nチャネル型DTMOSの、 ドレイン電流(Id)及びゲート電流(Ig)対ゲート 電圧(Vg)の特性を示す図である。ゲート電圧Vgが 増していくと、ゲート電流Ⅰgは指数関数的に増加する ことが分かる。図10に示すNチャネル型DTMOSの 例では、ゲート電圧Vgが0.5Vにおけるゲート電流 Igは、オフ電流(Vg=0VにおけるId)に匹敵す る。

【0008】図11は、2段のインバータ回路からなる CMOS回路の回路図である。電源線(VDD)と接地 線(GND)との間には、インバータ回路1,2が接続 されている。各インバータ回路1、2は、夫々Nチャネ ル型DTMOS11、13及びPチャネル型DTMOS 12,14で構成されている。インバータ回路1の入力 には入力端子INが設けられ、インバータ回路1の出力 はインバータ回路2の入力に接続され、インバータ回路 2の出力には出力端子OUTが設けられている。

【0009】ここで、入力端子INにローレベルが印加

6 給されるようになっていることを特徴としている。

はハイレベルにあり、出力端子OUTにはローレベルが 出力される。このとき、Pチャネル型DTMOS12及 びNチャネル型DTMOS13はオン状態となり、Nチ ャネル型DTMOS11及びPチャネル型DTMOS1 4はオフ状態となっている。オフ状態であるNチャネル 型DTMOS11においては、図11中に矢印22で示 す経路で、図10のグラフ中にAで示すレベルのオフ電 流が流れる。一方、オン状態であるNチャネル型DTM OS13においては、図11中に矢印23で示すように ゲート電極からソース電極に向かう経路で、図10のグ 10 ラフ中にBで示すレベルのゲート電流が流れる。ここ で、電源電圧は0.6 Vであるとした。上記オフ電流A 及びゲート電流Bは、電源線VDDから、図11中に矢 印21で示すようにオン状態であるPチャネル型DTM OS12を介して、接地線GNDへと流れるリーク電流 となる。図10の例では、電源電圧0.6Vにおいて、 ゲート電流のレベルBはオフ電流のレベルAに比べて1 桁大きい。なお、上述したNチャネル型のDTMOSの 場合と同様に、Pチャネル型のDTMOSに関してもオ フ電流及びゲート電流が流れるので、同様なリーク電流 20 が発生する。

【0010】ところで、ゲート電流の起源は、ウェル領 域とソース領域との順方向接合電流であり、接合面積に 比例する。MOSトランジスタの設計上の観点からは、 この接合面積を減らすことによりゲート電流を大幅に減 少させるのは困難である。このため、低消費電力CMO S回路においては、回路が静的状態にあるときのリーク 電流を低減させることが大きな課題となっており、特に DTMOSからなるCMOS回路においては、ゲート電 流が原因となるリーク電流の低減がDTMOS特有の課 30 題となっていた。

【0011】そこで、本発明の課題は、動的閾値トラン ジスタを含む半導体装置であって、ゲート電流が原因と なるリーク電流を低減できるものを提供することにあ る。また、本発明の課題は、そのような半導体装置を作 製できる半導体装置の製造方法と、そのような半導体装 置を備えたスタティック型ランダムアクセスメモリ装置 及び携帯電子機器を提供することにある。

#### [0012]

【課題を解決するための手段】上記課題を解決するた め、第1の発明の半導体装置は、素子分離領域により素 子毎に区分されたウェル領域とゲート電極とが電気的に 接続されたことを特徴とする複数の動的閾値トランジス 夕からなる相補型の回路を有し、上記相補型の回路は、 上記相補型の回路を高速で動作させるアクティブモード と、上記相補型の回路を低速で動作させ、もしくは動作 を停止させるスタンドバイモードとの少なくとも2つの モードを有し、上記相補型の回路がスタンドバイモード にあるときには、上記相補型の回路がアクティブモード にあるときよりも低い電源電圧が上記相補型の回路に供 50 ジスタ毎に素子分離領域により電気的に分離され、上記

【0013】この第1の発明の半導体装置によれば、上 記動的閾値トランジスタからなる相補型回路は、アクテ ィブモードとスタンドバイモードの少なくとも2つの動 作モードを有する。そして、アクティブモードでは、十 分に高い電源電圧が供給されるので、回路を高速に動作 させることができる。一方、回路が休止状態にあると き、あるいは低速で動作させるときにはスタンドバイモ ードとして、低い電源電圧を与えてリーク電流の主因と なるゲート電流を著しく抑制することができる。したが って、動的閾値トランジスタによる相補型回路からなる 半導体装置を、動作速度を高速に保ったまま低消費電力 化することができる。

【0014】一実施形態の半導体装置は、上記相補型の 回路が上記スタンドバイモードにあるときには、上記相 補型の回路を構成する上記動的閾値トランジスタのゲー ト電流値は、上記動的閾値トランジスタのオフ電流値以 下であることを特徴としている。

【0015】この実施形態の半導体装置によれば、上記 相補型の回路のリーク電流を、上記動的閾値トランジス 夕のオフ電流が規定する大きさまで十分に小さくするこ とができる。すなわち、上記第1の発明の半導体装置の 効果を最大限引き出すことができる。

【0016】一実施形態の半導体装置は、上記相補型の 回路は、複数の基本回路ブロックに分割され、上記各基 本回路ブロックは夫々独立にアクティブモードまたはス タンドバイモードとすることができることを特徴とする 半導体装置。

【0017】この実施形態の半導体装置によれば、上記 動的閾値トランジスタからなる上記相補型の回路を複数 の基本回路プロックに分割し、夫々を独立にアクティブ モードまたはスタンドバイモードにすることができる。 したがって、高速動作させる必要がある基本回路プロッ クのみアクティブモードとし、その他の基本回路ブロッ クをスタンドバイモードとしてリーク電流を低減するこ とができる。したがって、回路の動作速度を高速に保っ たままさらに低消費電力化することができる。

【0018】また、第2の発明の半導体装置は、半導体 基板と、素子分離領域と、上記半導体基板内に形成され 40 た第1導電型および第2導電型の深いウェル領域と、上 記第1導電型のおよび第2導電型の深いウェル領域内に 夫々形成された第2導電型および第1導電型の浅いウェ ル領域と、上記第2導電型および第1導電型の浅いウェ ル領域上に、ゲート絶縁膜を介して形成された複数のゲ ート電極とを有し、上記複数のゲート電極は、夫々上記 第2導電型もしくは第1導電型の浅いウェル領域と夫々 電気的に接続されて、夫々第1導電型および第2導電型 の動的閾値トランジスタを構成し、上記第2導電型およ び第1導電型の浅いウェル領域は、上記動的閾値トラン

第2導電型の浅いウェル領域内には、上記ゲート絶縁膜との界面側から深さ方向に順に、第2導電型の不純物濃度の濃い層とが形成され、上記第1導電型の浅いウェル領域内には、上記ゲート絶縁膜との界面側から深さ方向に順に、第1導電型の不純物濃度の薄い層と、第1導電型の不純物濃度の薄い層と、第1導電型および第1導電型の不純物濃度の薄い層の厚さは40nm以下であり、上記第1導電型および第2導電型の動的閾値トランジスタにより相補型の回路が構成されていることを特徴として10いる。

【0019】この第2の発明の半導体装置によれば、上 記第1導電型および第2導電型の動的閾値トランジスタ とで相補型の回路が構成されている。そして、上記第1 導電型(第2導電型)の動的閾値トランジスタの上記第 2 導電型 (第1 導電型) の浅いウェル領域内には、ゲー ト絶縁膜との界面側から深さ方向に順に、第2導電型 (第1導電型)の不純物濃度の薄い層と、第2導電型 (第1導電型)の不純物濃度の濃い層とが形成され、上 記第2導電型(第1導電型)の不純物濃度の薄い層の厚 20 さは40 n m以下である。そのため、上記不純物濃度の 濃い層によって、ゲート絶縁膜から浅いウェル領域側に 形成される空乏層の伸びが抑制される。その結果、基板 バイアス効果が増大するので、動的閾値トランジスタの 閾値を高くしてオフ電流を少なくすることができる。し たがって、動的閾値トランジスタによる相補型回路から なる半導体装置を、動作速度を高速に保ったまま低消費 電力化することができる。

【0020】また、第3の発明の半導体装置の製造方法は、上記第2の発明の半導体装置を製造する方法であっ 30 て、少なくとも上記素子分離領域を形成する工程の後に、上記半導体基板上で上記素子分離領域が存在しない領域として規定される活性領域の最上層部に第2導電型および第1導電型の不純物濃度の濃い領域を形成する工程と、半導体膜を全面に堆積する工程を、上記活性領域上では選択的に単結晶半導体膜がエピタキシャル成長し、上記活性領域以外の領域上では多結晶半導体膜が成長する条件下で行なう工程と、上記多結晶半導体を、単結晶半導体膜に対して選択的に除去する工程とを含むことを特徴としている。 40

【0021】この第3の発明の半導体装置の製造方法によれば、あらかじめ上記活性領域の最上層部に不純物濃度の濃い領域を形成しておいて、その後に単結晶半導体膜をエピタキシャル成長させている。そのため、上記第1導電型(第2導電型)の動的閾値トランジスタのために、表面側から深さ方向に順に、第2導電型(第1導電型)の不純物濃度の薄い層と、第2導電型(第1導電型)の不純物濃度の濃い層とを、イオン注入では困難な急峻なプロファイルを持つように形成することができる。また、上記活性領域上に成長した膜は基板結晶の方50

位を受け継いだ単結晶半導体膜であるから、改めて再結 晶化するための熱工程が不要となり、急峻なプロファイ ルを維持することができる。

【0022】また、上記活性領域以外の領域上、例えば上記素子分離領域上には、単結晶半導体膜に対して選択エッチング可能な多結晶半導体膜が形成される。そのため、素子間およびソース・ドレイン領域間を分離するためには、等方性エッチングにより上記多結晶半導体膜を除去するだけでよい。

【0023】したがって、比較的簡単な工程により、上 記第2の発明の半導体装置を製造することができる。

【0024】また、第4の発明の半導体装置の製造方法は、上記第2の発明の半導体装置を製造する方法であって、少なくとも上記素子分離領域を形成する工程の後に、上記半導体基板上で上記素子分離領域が存在しない領域として規定される活性領域の最上層部に第2導電型および第1導電型の不純物濃度の濃い領域を形成する工程と、単結晶半導体膜を上記活性領域のみに選択的にエピタキシャル成長させる工程と、を含むことを特徴としている。

【0025】この第4の発明の半導体装置の製造方法によれば、あらかじめ上記活性領域の最上層部に不純物濃度の濃い領域を形成しておいて、その後に単結晶半導体膜をエピタキシャル成長させている。そのため、上記第1導電型(第2導電型)の動的閾値トランジスタのために、表面側から深さ方向に順に、第2導電型(第1導電型)の不純物濃度の薄い層と、第2導電型(第1導電型)の不純物濃度の濃い層とを、イオン注入では困難な急峻なプロファイルを持つように形成することができる。また、上記活性領域上に成長した膜は基板結晶の方位を受け継いだ単結晶半導体膜であるから、改めて再結晶化するための熱工程が不要となり、急峻なプロファイルを維持することができる。

【0026】また、上記活性領域のみに、単結晶半導体膜が選択エピタキシャル成長する。そのため、上記活性領域以外の領域上、例えば素子間およびソース・ドレイン領域間を分離するための等方性エッチングなどが必要ない。

【0027】したがって、更に簡単な工程により、上記40 第2の発明の半導体装置を製造することができる。

【0028】また、第5の発明の半導体装置は、半導体基板と、素子分離領域と、上記半導体基板内形成された第1導電型および第2導電型の深いウェル領域と、上記第1導電型および第2導電型および第1導電型の浅いウェル領域と、上記第2導電型および第1導電型の浅いウェル領域とに、ゲート絶縁膜を介して形成された複数のゲート電極とを有し、上記複数のゲート電極は、夫々上記第2導電型もしくは第1導電型の浅いウェル領域と夫々電気的に接続されて、夫々第1導電型および第2導電型の動

的閾値トランジスタを構成し、上記第2導電型および第 1 導電型の浅いウェル領域は、上記動的閾値トランジス 夕毎に素子分離領域により電気的に分離され、上記第2 導電型の浅いウェル領域上には、上記ゲート絶縁膜との 界面側から深さ方向に順に、第1導電型の不純物濃度の 薄い層と、第1導電型の不純物濃度の濃い層とが形成さ れ、上記第1導電型の浅いウェル領域上には、上記ゲー ト絶縁膜との界面側から深さ方向に順に、第2導電型の 不純物濃度の薄い層と、第2導電型の不純物濃度の濃い 層とが形成され、上記第1導電型および第2導電型の動 10 的閾値トランジスタにより相補型の回路が構成されてい ることを特徴とする半導体装置。

【0029】この第5の発明の半導体装置によれば、上 記第1導電型および第2導電型の動的閾値トランジスタ とで相補型の回路が構成されている。そして、上記第1 導電型(第2導電型)の動的閾値トランジスタの上記第 2 導電型 (第1 導電型) の浅いウェル領域上には、ゲー ト絶縁膜との界面側から深さ方向に順に、第1導電型 (第2導電型)の不純物濃度の薄い層と、第1導電型 (第2導電型) の不純物濃度の濃い層とが形成されてい 20 る。このような、いわゆるカウンタードープ構造によっ てもまた、上記第2の発明の半導体装置と同様に空乏層 の伸びを抑制することができる。しかも、その抑制の度 合いは上記第2の発明の半導体装置よりも大きい。その 結果、基板バイアス効果はさらに増大するので、動的閾 値トランジスタの閾値をさらに高くしてオフ電流を少な くすることができる。したがって、動的閾値トランジス 夕による相補型回路からなる半導体装置を、動作速度を 高速に保ったままさらに低消費電力化することができ

【0030】また、第6の発明の半導体装置は、素子分 離領域により素子毎に区分されたウェル領域とゲート電 極とが電気的に接続されたことを特徴とする複数の動的 閾値トランジスタからなる相補型の回路を有し、上記複 数の動的閾値トランジスタの基板バイアス効果因子ァが 0. 3以上であることを特徴としている。

【0031】この第6の発明の半導体装置によれば、従 来技術による動的閾値トランジスタに比べて十分大きな 基板バイアス効果を得ることができる。したがって、動 的閾値トランジスタによる相補型回路からなる半導体装 40 置を、動作速度を高速に保ったまま低消費電力化するこ とができる。

【0032】また、第7の発明の半導体装置は、第1の 発明の半導体装置であって、かつ第2,第5,第6のい ずれかの発明の半導体装置であることを特徴とする。

【0033】この第7の発明の半導体装置によれば、基 板バイアス効果の大きな動的閾値を用いて相補型回路を 組むことによりオフリークを非常に小さくすることがで き、かつ回路がスタンドバイ状態にあるときにはゲート

的閾値トランジスタによる相補型回路からなる半導体装 置を、動作速度を高速に保ったまま著しく低消費電力化 することができる。

【0034】また、第8の発明のスタティック型ランダ ムアクセスメモリ装置は、第1、第2、第5、第6のい ずれかの発明の半導体装置を具備したことを特徴として いる。

【0035】この第8の発明のスタティック型ランダム アクセスメモリ装置によれば、上記第1, 第2, 第5, 第6のいずれかの発明の半導体装置を具備しているの で、スタンドバイ時のリーク電流を低減することができ る。したがって、スタティック型ランダムアクセスメモ リの動作速度を高速に保ったまま低消費電力化すること ができる。

【0036】また、第9の発明の携帯電子機器は、上記 発明の半導体装置またはスタティック型ランダムアクセ スメモリ装置を具備することを特徴としている。

【0037】この第9の発明の携帯電子機器によれば、 上記半導体装置を具備するから、LSI(大規模集積回 路) 部等の消費電力が大幅に減少して、電池寿命を大幅 にのばすことができる。

[0038]

【発明の実施の形態】以下、本発明を図示の実施の形態 により詳細に説明する。

【0039】本発明に使用することができる半導体基板 は、特に限定されないが、シリコン基板が好ましい。ま た、半導体基板は、P型またはN型の導電型を有してい ても良い。

【0040】(実施の形態1)本実施の形態は、DTM 30 OSからなるCMOS回路において、回路がアクティブ 状態にある時とスタンドバイ状態にある時とで電源電圧 を変えることにより、回路の動作速度を保ったまま、ス タンドバイ時のゲート電流に起因するリーク電流を低減 する半導体装置に関するものである。ここで、アクティ ブ状態とは回路が高速で動作するアクティブモードにあ ることを指し、スタンドバイ状態とは、回路が低速で動 作し、もしくは停止状態となるスタンドバイモードにあ ることを指す。本実施の形態1の半導体装置を、図1~ 図3を用いて説明する。

【0041】図1は、Nチャネル型DTMOSの一例 の、ドレイン電流(Id)及びゲート電流(Ig)対ゲ ート電圧 (Vg) の特性を示すグラフである。図2は、 Pチャネル型DTMOSの一例の同様なグラフである。 なお、Id及びIgは、単位ゲート幅あたりの電流値に 規格化されている。

【0042】回路の動作速度の観点からは、ドレイン電 流が大きい方が動作速度を早くすることができるので、 ゲート電流が著しく増大しない範囲で電源電圧を高くす る方がよい。図1の例では、例えば電源電圧を0.6 V 電流を非常に小さくすることができる。したがって、動 50 とすることができる。しかしながら、回路が実質的に休

止状態(スタンドバイ状態)にあるときは、ゲート電流が消費電力の大部分を占めることとなる。ゲート電流による消費電流を低減する方法としては、回路に供給される電源を遮断する方法がある。これにより、回路の消費電流を0とすることができる。しかしながら、回路に供給される電源を遮断した場合、回路の各ノードにおける状態(情報)が失われてしまう。これを防ぐためには、不揮発性メモリを設け、電源を遮断する前にこのメモリに状態を記憶すればよい。

【0043】上記状態を記憶するための不揮発性メモリ 10を設けることなくゲート電流による消費電流を低減する他の方法は、回路がスタンドバイ状態の時には電源電圧を低下させるというものである。電源電圧を低下させるとゲート電流は指数関数的に減少するので、スタンドバイ状態にある回路の消費電流を著しく低減することができる。しかも、回路の各ノードにおける状態は保持されるので、別に不揮発性メモリを設ける必要がない。また、回路の状態を不揮発性メモリに書き込んだり、逆に不揮発性メモリから読み出したりする動作も不要である。 20

【0044】スタンドバイ時の電源電圧は、ゲート電流がオフリーク以下になるようにするのがより好ましい。図1の例では、オフリークは約10<sup>-12</sup> A/μmであり、ゲート電流がそれと等しくなるのはゲート電圧が0.4Vの時である。また、図2において、Pチャネル型DTMOSも、ゲート電圧の符号が逆になる点が異なるのみで、ほぼ同様の特性を持っている。したがって、図1の例では、回路がスタンドバイ状態にある時には電源電圧を0.4V以下とするのがより好ましい。無論、オフリークは素子の閾値により大きく変わるものである30から、スタンドバイ時の電源電圧は、ゲート電流がオフリーク以下となるよう適宜決めればよい。

【0045】図3は、本実施の形態の半導体装置の構成を示す図である。DTMOSによるCMOS回路で構成される基本回路プロック31には、電源3から、電源線33と電圧調整回路32と電源線34とを介して、電力が供給される。電圧調整回路32は、対応する基本回路プロック31がアクティブ状態にあるか、あるいはスタンドバイ状態にあるかに応じて異なる電圧を電源線34に供給する。基本回路プロック31を構成するDTMO40Sが夫々図1と図2の特性を持つ場合、例えば、基本回路プロック31がアクティブ状態にあるときには0.6Vを、スタンドバイ状態にあるときには0.4Vの電圧を供給する。

【0046】基本回路プロック31は、図3に示すように複数個あってもよい。この場合、スタンドバイ状態にすべき基本回路プロックに供給する電源電圧のみを下げて、リーク電流を抑制することができる。したがって、一部の回路のみを動作させる場合において、スタンドバイ状能にすべき回路とアクティブ状能にすべき回路とを

適切に分けて、回路の動作速度を高速に保ったまま低消費電力化することができる。

【0047】なお、基本回路ブロック31を構成するトランジスタは、DTMOSのみで構成される必要はなく、一部が通常のMOSFETであってもよい。

【0048】本実施の形態の半導体装置によれば、DT MOSによるCMOS回路で構成される基本回路プロックがアクティブ状態の時とスタンドバイ状態の時とで電源電圧を変え、スタンドバイ状態の時には電源電圧を低下させることができる。そのため、回路がスタンドバイ状態にあるときには、DTMOSからなるCMOS回路のリーク電流の大半を占めるゲート電流を大幅に低減することができる。一方、回路がアクティブ状態にあるときには、十分大きなドレイン電流が得られるので、回路を高速に動作させることができる。したがって、DTMOSによるCMOS回路からなる半導体装置を、動作速度を高速に保ったまま低消費電力化することができる。

【0049】(実施の形態2)本実施の形態2の半導体装置は、DTMOSからなるCMOS回路において、D20 TMOSの基板バイアス効果を増大することにより所望のドレイン電流を得るための閾値を上昇させ、結果としてオフ電流を減少させるものである。本実施の形態2の半導体装置を、図4~図6を用いて説明する。

【0050】図4は、本実施の形態2の半導体装置の断面の概略図であり、Nチャネル型DTMOS4とPチャネル型DTMOS5が夫々描かれている。半導体基板11上には、N型の深いウェル領域121とP型の深いウェル領域122が形成されている。さらに、N型の深いウェル領域121上にはP型の浅いウェル領域123が、P型の深いウェル領域122上にはN型の浅いウェル領域124が夫々形成されている。

【0051】P型の浅いウェル領域123上には、N型 のソース領域161、N型のドレイン領域162が互い に離間して形成され、それらの間の領域上にゲート絶縁 膜151を介してゲート電極152が形成され、さらに ゲート電極152の側壁にはゲート側壁絶縁膜153が 形成されている。図示しないが、ゲート電極152とP 型の浅いウェル領域123とは電気的に接続され、Nチ ヤネル型DTMOS4を構成する。一方、N型の浅いウ ェル領域124上には、P型のソース領域163、P型 のドレイン領域164が互いに離間して形成され、それ らの間の領域上にゲート絶縁膜151を介してゲート電 極152が形成され、さらにゲート電極152の側壁に はゲート側壁絶縁膜153が形成されている。図示しな いが、ゲート電極152とN型の浅いウェル領域124 とは電気的に接続され、Pチャネル型DTMOS5を構 成する。

て、リーク電流を抑制することができる。したがって、 【0052】各素子間を分離するため、素子分離領域1 一部の回路のみを動作させる場合において、スタンドバ 31,132が設けられている。素子分離領域131, イ状態にすべき回路とアクティブ状態にすべき回路とを 50 132は、各DTMOSの浅いウェル領域123,12

4を互いに電気的に分離するに足る深さを有する。これ により、ゲート電極 1 5 2 と電気的に接続された浅いウ エル領域123、124の電位が素子毎に独立に変位し ても、素子間の干渉を防ぐことができる。

【0053】Nチャネル型DTMOS4のゲート絶縁膜 151の直下には、P型の不純物濃度の薄い領域127 が形成され、さらにその下部にP型の不純物濃度の濃い 領域125が形成されている。一方、Pチャネル型DT MOS5のゲート絶縁膜151の直下には、N型の不純 物濃度の薄い領域128が形成され、さらにその下部に 10 N型の不純物濃度の濃い領域126が形成されている。 P型の不純物濃度の薄い領域127及びN型の不純物の 薄い領域128の厚さは、例えば5nm~40nmとす ることができ、それらの不純物濃度は、例えば1×10 ¹ ¹ c m ³ ~ 5 × 1 0 ¹ ° c m ⁻ ³ とすることができ る。不純物濃度の薄い領域127,128の不純物濃度 は、DTMOSが所望の閾値となるように決めれば良 い。P型の不純物濃度の濃い領域125及びN型の不純 物濃度の濃い領域126の厚さは、例えば5nm~50 nmとすることができ、それらの不純物濃度は、例えば 20 2×10' ° cm<sup>-3</sup>~5×10<sup>2</sup> ° cm<sup>-3</sup> とするこ とができる。不純物濃度の濃い領域125,126の下 端は、ソース・ドレイン領域161~164の下面より 浅いことが望ましい。なぜなら、不純物濃度の濃い領域 125, 126と、ソース・ドレイン領域161~16 4との接合では空乏層幅が非常に狭くなり大きな容量が つくため、その接合面積を極力小さくするのが好ましい からである。

【0054】DTMOSの基板バイアス効果について考 察する。ここでは、Nチャネル型DTMOSに関して考 30 察するが、Pチャネル型DTMOSについても、符号が 異なる以外は同様である。基板バイアス効果とは、浅い ウェル領域にバイアスを印加すると、トランジスタの閾 値が下がり、ドレイン電流が増加する効果のことであ る。基板バイアス効果の大きさをあらわす量として基板 バイアス効果因子ァを用いるのが便利である。

 $\gamma = | \Delta V t / V b | \cdots (1)$ 

【0055】ここで、Vbはソース領域の電位を基準と して浅いウェル領域に印加された電圧であり、ΔV t は 浅いウェル領域に電圧Vbが印加されたことによる閾値 40 のシフト量(負の値)である。ここでの閾値とは、浅い ウェル領域に電圧Vbが常にかかった状態での閾値であ り、浅いウェル領域の電圧が変動するDTMOSで実測 される閾値とは異なることに注意されたい。DTMOS においては、Vbが電源電圧VddのときのAVtから γを求めることとする。

【0056】(1)式から、浅いウェル領域に一定の電 圧Vbをかけた時、γが大きいほど閾値のシフト量ΔV t が増加し、ドライブ電流が多く流れることが分かる。

酸化膜から基板側に伸びる空乏層の幅Xdに反比例す る。

 $\Delta V t \propto T \circ x V d / X d \cdots (2)$ 

【0058】ここで、Toxはゲート絶縁膜厚である。 したがって、(2)式から基板バイアス効果を増大する ためには、ゲート絶縁膜から基板側に伸びる空乏層の幅 Xdを抑制するのが効果的であることが分かる。

【0059】図4に示す半導体装置は、空乏層の幅Xd を抑制する構造となっている。ゲート絶縁膜151,1 51と不純物濃度の薄い領域127,128との界面か ら基板側に伸びる空乏層は、不純物濃度の濃い領域12 5,126の中にはほとんど侵入できない。すなわち、 不純物濃度の濃い領域125,126は空乏層ストッパ 一の役割を果たしている。したがって、不純物濃度の薄 い領域127、128の厚さは、不純物濃度の濃い領域 125、126が無い場合の空乏層の厚さより薄くしな ければならない。反転層が形成されたときの空乏層の厚 さは、不純物濃度の濃い領域125,126が無い場 合、不純物濃度が 5×10<sup>1</sup> cm<sup>-3</sup> で約50 nmで ある。したがって、不純物濃度の濃い領域125,12 6 が空乏層ストッパーの役割を十分果たすためには、不 純物濃度の薄い領域127,128の厚さが40nm以 下であることが好ましい。

【0060】ここで、アが上昇したときの効果を見積 る。例えば、通常のウェル構造のDTMOSにおいて は、γは0.2程度である。一方、図4に示す半導体装 置では、γを0.5程度にすることができる。Vb= 0.6 Vとすると、(1)式より、 $\gamma = 0.2 \text{ o}$ とき $\Delta$ Vt=-0. 12 Vとなり、 $\gamma=0$ . 5のとき $\Delta Vt=$ -0.30 V となる。 すなわち、 $\gamma$  が 0.2 から 0.5に増加すると、閾値のシフト量の絶対値は0.18 V増 加する。したがって、同じ閾値(ここでの閾値とは、基 板バイアスが0のときの閾値)であれば、rが大きくな ればドライブ電流が増加する。また、同じドライブ電流 であれば、アが大きくなれば閾値(ここでの閾値とは、 基板バイアスが0のときの閾値)を大きくすることがで きる。例えば、 $\gamma$ が0.2から0.5に増加すると、閾 値(ここでの閾値とは、基板バイアスが0のときの閾 値)が0.18 V 増加しても同じドレイン電流を得るこ とができる(実際は基板濃度が増加して空乏層幅が縮ま るためドレイン電流は更に大きくなる)。 室温における DTMOSのサプスレショルド特性によると、ゲート電 圧0.06Vにつきドレイン電流が1桁増加するから、 閾値(ここでの閾値とは、基板バイアスが0のときの閾 値)が0.18 V増加すれば、オフ電流は3桁小さくな る。かくして、ァを大きくすることによりオフ電流を低 減することが可能となる。

【0061】同様にして、 $\gamma = 0$ . 3、Vb = 0. 6 Vとすると、 $\Delta V t = -0$ . 18 Vとなる。したがって、 【0057】ところで、閾値のシフト最∆Vtはゲート 50 ドライブ電流が同じであるとすると、ァが0.2から

ることができる。DTMOSと同じウェル不純物プロフ ァイルを持つ通常MOS(ゲート電極と浅いウェル領域

が接続されていないMOSFET)でのドライブ電流を

Icvとする。ここで、ドライブ電流とは、Nチャネル

型MOSFETの場合、ソース領域にOV、ゲート電極

及びドレイン電極に電源電圧Vddを加えた時のドレイ ン電流である。一方、DTMOSのドライブ電流をId

0. 3に上昇することによって、オフ電流は1桁低下す る。図4に示す半導体装置においては、不純物濃度の薄 い領域127、128の厚さと不純物濃度の濃い領域1 25,126の不純物濃度によってγが変化する。通常 のウェル構造を持つDTMOSは $\gamma = 0$ . 2程度である から、上述の結果よりγが0.3以上であることが望ま

【0062】なお、DTMOSのγは以下の方法で見積

I c  $v = W \mu C \circ x (V d d - V t c)^{2} / 2 L \cdots (3)$ Id  $t = W \mu C \circ x (V d d - V t c - \Delta V t)^{2} / 2L \cdots (4)$ 

 $\gamma = -\Delta V t / V d d \cdots (5)$ 

という式で表される。ここで、Wはゲート幅、μは移動 度、Coxはゲート絶縁膜の静電容量、Vtcは通常M OSの閾値である。(3)~(5)式より、

tとする。これらは、

 $Idt/Icv = (1-Vtc/Vdd+\gamma)^{2}/(1-Vtc/Vdd)^{2}$ ... (6)

となり、 γ以外は直接測定可能な量であるから、 (6) 式よりγを求めることができる。

【0063】次に、図5及び図6を用いて本実施の形態 2の半導体装置の形成手順を説明する。

【0064】まず、図5 (a) に示すように、半導体基 20 板111上に、素子分離領域131,132を形成す る。上記素子分離領域131,132は、例えばSTI (Shallow Trench Isolation) 法を用いて形成すること ができる。上記STI法を用いれば、さまざまな幅の素 子分離領域を同時に形成するのが容易である。上記素子 分離領域131,132の深さは、互いに隣り合う素子 の浅いウェル領域123、124を電気的に分離し、か つ深いウェル領域121、122は電気的に分離しない ように設定される。素子分離領域131,132の深さ は、例えば、 $0.2\mu m \sim 2\mu m$ とするのが好ましい。 【0065】次に、上記半導体基板111内にN型の深 いウェル領域121とP型の深いウェル領域122を形 成する。N型を与える不純物イオンとしては<sup>3</sup> P <sup>+</sup> が 挙げられる。例えば、不純物イオンとして<sup>3</sup> ¹ P ⁺ を使 用した場合、注入エネルギーとして240KeV~15 00KeV、注入量として5×10''cm<sup>-2</sup>~1× 10<sup>1</sup> c m<sup>-2</sup> の条件とすることができる。P型を与 える不純物イオンとしては' B が挙げられる。例え

【0066】次に、深いウェル領域121,122上 に、P型の浅いウェル領域123とN型の浅いウェル領 域124とを形成する。N型を与える不純物イオンとし ては<sup>3</sup> P \* が挙げられる。例えば、不純物イオンとし て<sup>3</sup> P を使用した場合、注入エネルギーとして13 0KeV~900KeV、注入量として5×10''c m<sup>-2</sup>~1×10<sup>1</sup> cm<sup>-2</sup>の条件で形成することが できる。P型を与える不純物イオンとしては' B が 50

ば、不純物イオンとして' B + イオンを使用した場

V、注入量として5×10''cm<sup>-2</sup>~1×10'4

c m<sup>-2</sup> の条件とすることができる。

挙げられる。例えば、不純物イオンとして¹¹B<sup>+</sup>イオ ンを使用した場合、注入エネルギーとして60KeV~ 500KeV、注入量として5×10''cm<sup>2</sup>~1 ×10<sup>4</sup> c m<sup>-3</sup> の条件で形成することができる。

【0067】ウェル領域を形成するための不純物注入の 順番は上記の限りではなく、順番を入れ替えてもよい。 【0068】なお、上記浅いウェル領域123,124 と深いウェル領域121、122との接合の深さは、上 記浅いウェル領域123、124への不純物の注入条 件、深いウェル領域121、122への不純物の注入条 件、及びこれより後に行われる熱工程により決定され る。上記素子分離領域131、132の深さは、隣接す る素子の浅いウェル領域123、124が電気的に分離 され、かつ深いウェル領域121、122は電気的に分 30 離されないように設定される。

【0069】次に、図5(a)に示すように、上記浅い ウェル領域123、124の最上層に、浅いウェル領域 123,124と同導電型の不純物を注入して、P型の 不純物濃度の濃い領域125及びN型の不純物濃度の濃 い領域126を形成する。N型を与える不純物イオンと しては<sup>15</sup> As'が挙げられる。例えば、不純物イオンと して<sup>7</sup> As'を使用した場合、注入エネルギーとして3 KeV~15KeV、注入量として1×10<sup>12</sup> cm <sup>- 2</sup> ~1×10<sup>13</sup> cm<sup>-2</sup> の条件で形成することがで 合、注入エネルギーとして100KeV~1000Ke 40 きる。P型を与える不純物イオンとしては''In'が挙 げられる。例えば、不純物イオンとしで'15 I nfイオン を使用した場合、注入エネルギーとして5KeV~20 KeV、注入量として1×10<sup>2</sup> cm<sup>2</sup> ~1×10 <sup>13</sup> c m<sup>2</sup> の条件で形成することができる。

> 【0070】なお、不純物の濃い領域125,126形 成用の不純物イオンとして上記'' As'イオンや'' In 'イオン以外にも、'' P'イオン、''' S b'イオン、'' B 'イオン、''BF,'イオン、デカボランイオン等も使用 することができる。

> 【0071】次に、図5(b)に示すように、シリコン

基板の露出した活性領域にのみシリコン基板の面方位を 受け継いだ単結晶シリコン膜141を選択的にエピタキ シャル成長させ、それ以外の領域にはポリシリコン膜1 42を成長させる。すなわち、活性領域上には単結晶シ リコン膜141が形成され、素子分離領域131,13 2上ではポリシリコン膜142が形成される。単結晶シ リコン膜141の厚さは、例えば8nm~50nmとす ることができる。上記選択エピタキシャル成長は、以下 の方法で行うことができる。HF(弗化水素酸)処理に よりシリコン基板表面を清浄化した後、LPCVD(減 10 圧化学的気相成長)法により、例えば、580℃~68 0℃、Si<sub>2</sub> H<sub>6</sub> もしくはSiH<sub>4</sub> ガスが20Pa~1 00Paの条件でシリコン膜を堆積すれば、活性領域上 には単結晶シリコン膜を、それ以外の領域上にはポリシ リコン膜を形成することができる。シリコン膜の形成時 には、導電型を与える不純物を含むガスを導入しないの が最も望ましい。

【0072】次に、図5(c)に示すように、弗化水素酸と、硝酸と、酢酸の混合液により、ポリシリコン膜I42を選択的にエッチングする。このように、活性領域20上には単結晶シリコン膜を、それ以外の領域上にはポリシリコン膜を形成し、ポリシリコンのみをエッチングする方法では、素子分離領域上のシリコン残りを防止する効果が大きいという利点がある。

【0073】なお、上記活性領域上には単結晶シリコン膜を、それ以外の領域上にはポリシリコン膜を形成する工程と、ポリシリコン膜を選択的にエッチングする工程とは、他の工程で置きかえることができる。すなわち、図5(a)の状態で上記活性領域上のみに単結晶シリコン膜を選択エピタキシャル成長させることによって、エ 30ッチングを行うことなく直接図5(c)の状態にすることができる。この方法によれば、より少ない工程で活性領域上のみに単結晶シリコン膜を形成することができる。

【0074】次に、図6(d)に示すように、単結晶シリコン膜141上に、ゲート絶縁膜151及びゲート電極152を形成する。この時の熱処理により、単結晶シリコン膜141には、不純物濃度の濃い領域125,126から不純物が拡散し、夫々P型の不純物濃度の薄い領域127及びN型の不純物濃度の薄い領域127及びN型の不純物濃度の薄い領域128とな 40る。

【0075】次に、図6(e)に示すように、ソース領域161,163及びドレイン領域162,164を形成する。この時、ゲート側壁絶縁膜153を利用して、公知の方法でLDD(Lightly Doped Drain)領域を形成してもよい。

【0076】なお、DTMOSを作成するために必須である、ゲート電極と浅いウェル領域とを接続する方法は、特開平10-22462号公報で開示されている。【0077】この後、不純物の活性化アニールを行う。

活性化アニールは、不純物が十分に活性化され、かつ不純物が過度に拡散しないような条件で行う。例えば、800℃~1000℃で10~100秒間のアニールとすることができる。

【0078】この後、公知の手法により、配線等を形成することによりCMOS回路を構成して半導体装置を形成することができる。

【0079】なお、DTMOS以外にも、通常構造のMOSFETが混在していても良い。この場合は、通常のMOSFETとすべき素子においては、ゲート電極と浅いウェル領域とを接続せず、浅いウェル領域の電位を固定すればよい。

【0080】上記製造方法によれば、あらかじめ浅いウェル領域の最上層部に不純物濃度の濃い領域を形成しておいて、その後に単結晶シリコン膜をエピタキシャル成長させている。そのため、表面側から深さ方向に順に、不純物濃度の薄い領域127,128と、不純物濃度の濃い領域125,126とを、イオン注入では困難な急峻なプロファイルを持つように形成することができる。また、活性領域上に成長した膜は基板結晶の方位を受け継いだ単結晶シリコンであるから、改めて再結晶化するための熱工程が不要となり、急峻なプロファイルを形成することができる。したがって、基板バイアス効果が顕著なDTMOSからなるCMOS回路を形成することができる。

【0081】本実施の半導体装置によれば、DTMOS4,5のゲート絶縁膜151,151の直下には不純物 濃度の薄い領域127,128が形成され、さらにその下には不純物濃度の濃い領域125,126が形成されている。上記不純物濃度の薄い領域127,128は、その厚さが通常の不純物プロファイルをもつDTMOSで形成されるゲート空乏層幅より薄いので、ゲート絶縁膜から浅いウェル領域側に伸びる空乏層幅が抑制される。そのため、基板バイアス効果が増大するので、DTMOSの閾値を高くしてオフ電流を少なくすることができる。したがって、DTMOSによるCMOS回路からなる半導体装置を、動作速度を高速に保ったまま低消費電力化することができる。

【0082】(実施の形態3)本実施の形態3の半導体 装置は、DTMOSからなるCMOS回路において、DTMOSの基板バイアス効果を増大することにより所望のドレイン電流を得るための閾値を上昇させ、結果としてオフ電流を減少させる別の方法を示すものである。本実施の形態3の半導体装置を、図7を用いて説明する。【0083】本実施の形態3の半導体装置が、実施の形態2の半導体装置と異なるのは、ゲート絶縁膜直下における不純物プロファイルのみである。すなわち、本実施の形態3では、ゲート絶縁膜の直下のチャネル領域に、ウェル領域の導電型とは異なる導電型の不純物がドープ された、いわゆるカウンタードープ構造を採用してい

る。

【0084】Nチャネル型DTMOS6のゲート絶縁膜 151の直下には、N型の不純物濃度の薄い領域173 が形成され、さらにその下部にN型の不純物濃度の濃い 領域171が形成されている。一方、Pチャネル型DT MOS7のゲート絶縁膜151の直下には、P型の不純 物濃度の薄い領域174が形成され、さらにその下部に P型の不純物濃度の濃い領域172が形成されている。 不純物濃度の薄い領域173,174の厚さは、例え ば、5 n m~10 n m とし、不純物濃度を5×10<sup>16</sup>  $cm^{-3} \sim 2 \times 10^{17} cm^{-3}$  とすることができる。 また、不純物濃度の濃い領域171,172の厚さは、 例えば、5nm~15nmとし、不純物濃度を1×10 ¹ ¹ c m ³ ~ 2 × 1 0 ¹ 8 c m ⁻ ³ とすることができ る。

【0085】本実施の形態の半導体装置によっても、ゲ ート空乏層幅を抑制することができる。しかも、アは 0.8~1.0程度にまで大きくすることができるの で、基板バイアス効果は実施の形態2の半導体装置より 低消費電力で高速動作が可能な、DTMOSによるСM OS回路からなる半導体装置が提供される。

【0086】(実施の形態4)実施の形態1の半導体装 置と、実施の形態2または3の半導体装置との長所を組 み合わせれば、更に低消費電力な、DTMOSによるC MOS回路からなる半導体装置が提供される。

【0087】実施の形態1の半導体装置では、スタンド バイ時に電源電圧を低下させることにより、ゲート電流 を低減する。しかしながら、例えば図1の例では、電源 電圧が 0. 4 V以下となる領域ではリーク電流に対する 30 寄与はオフ電流が支配的になる。そのため、更にリーク 電流を減少させるためには、閾値を上げれば良いが、そ うするとドライブ電流が減少して回路の動作速度が低下 してしまう。

【0088】そこで、実施の形態2または3の半導体装 置を用いれば、基板バイアス効果の増大により、DTM OSのドライブ電流を保ったまま閾値を上げることがで きるので、オフリークを低減することができる。回路が スタンドバイ時には、その分更に電源電圧を低下させて ゲート電流を低減することが有効となる。したがって、 DTMOSによるCMOS回路からなる半導体装置を、 動作速度を高速に保ったまま更に低消費電力化すること ができる。

【0089】(実施の形態5)実施の形態1~4のいず れかの半導体装置を、スタティック型ランダムアクセス メモリ(SRAM)に用いることができる。SRAMは 高速動作が可能ではあるが、揮発性メモリであるため に、スタンドバイ時のリーク電流が問題となっていた。 【0090】図8は本実施の形態5となるSRAMの回 路図である。N1、N2、ST1、ST2はNチャネル 50 型DTMOSであり、P1、P2はPチャネル型DTM OSである。また、WDはワード線、BIT1は第1ビ ット線、BIT2は第2ビット線、VDDは電源線、G NDは接地線である。

【0091】N1とP1、N2とP2は夫々対になって 相補型のインバータ回路を構成し、2つのインバータ回 路がフリップフロップ回路を構成している。また、ST 1とST2は選択トランジスタとなっている。SRAM をDTMOSで構成した場合、実施の形態1~4のいず 10 れかの半導体装置を用いることにより、スタンドバイ時 のリーク電流を低減することができる。したがって、ス タティック型ランダムアクセスメモリの動作速度を高速 に保ったまま低消費電力化することができる。

【0092】 (実施の形態6) 実施の形態1~5のいず れかの半導体装置を、電池駆動の携帯電子機器、特に携 帯情報端末に用いることができる。携帯電子機器として は、携帯情報端末、携帯電話、ゲーム機器などが挙げら れる。

【0093】図9は、携帯電話の例を示している。制御 もいっそう大きくすることができる。したがって、より 20 回路211には、本発明の半導体装置が組み込まれてい る。なお、上記制御回路211は、本発明の半導体装置 からなる論理回路と、メモリとを混載したLSI(大規 模集積回路)から成っていてもよい。212は電池、2 13はRF (無線周波数) 回路部、214は表示部、2 15はアンテナ部、216は信号線、217は電源線で ある。

> 【0094】本発明の半導体装置を携帯電子機器に用い ることにより、携帯電子機器の機能と動作速度を保った ままLSI部の消費電力を大幅に下げることが可能にな る。これにより、電池寿命を大幅にのばすことが可能に なる。

[0095]

【発明の効果】以上より明らかなように、第1の発明の 半導体装置によれば、上記動的閾値トランジスタからな る相補型回路は、アクティブモードとスタンドバイモー ドの少なくとも2つの動作モードを有する。そして、ア クティブモードでは、十分に高い電源電圧が供給される ので、回路を高速に動作させることができる。一方、回 路が休止状態にあるとき、あるいは低速で動作させると 40 きにはスタンドバイモードとして、低い電源電圧を与え てリーク電流の主因となるゲート電流を著しく抑制する ことができる。したがって、動的閾値トランジスタによ る相補型回路からなる半導体装置を、動作速度を高速に 保ったまま低消費電力化することができる。

【0096】一実施形態の半導体装置によれば、上記相 補型の回路のリーク電流を、上記動的閾値トランジスタ のオフ電流が規定する大きさまで十分に小さくすること ができる。すなわち、上記第1の発明の半導体装置の効 果を最大限引き出すことができる。

【0097】一実施形態の半導体装置によれば、上記動

的閾値トランジスタからなる上記相補型の回路を複数の基本回路プロックに分割し、夫々を独立にアクティブモードまたはスタンドバイモードにすることができる。したがって、高速動作させる必要がある基本回路プロックのみアクティブモードとし、その他の基本回路プロックをスタンドバイモードとしてリーク電流を低減することができる。したがって、回路の動作速度を高速に保ったままさらに低消費電力化することができる。

【0098】また、第2の発明の半導体装置によれば、 上記第1導電型および第2導電型の動的閾値トランジス 10 夕とで相補型の回路が構成されている。そして、上記第 1導電型(第2導電型)の動的閾値トランジスタの上記 第2導電型(第1導電型)の浅いウェル領域内には、ゲート絶縁膜との界面側から深さ方向に順に、第2導電型 (第1導電型)の不純物濃度の薄い層と、第2導電型

(第1導電型)の不純物濃度の濃い層とが形成され、上記第2導電型(第1導電型)の不純物濃度の薄い層の厚さは40nm以下である。そのため、上記不純物濃度の濃い層によって、ゲート絶縁膜から浅いウェル領域側に形成される空乏層の伸びが抑制される。その結果、基板 20バイアス効果が増大するので、動的閾値トランジスタの閾値を高くしてオフ電流を少なくすることができる。したがって、動的閾値トランジスタによる相補型回路からなる半導体装置を、動作速度を高速に保ったまま低消費電力化することができる。

【0099】また、第3の発明の半導体装置の製造方法によれば、あらかじめ上記活性領域の最上層部に不純物 濃度の濃い領域を形成しておいて、その後に単結晶半導体膜をエピタキシャル成長させている。そのため、上記第1導電型(第2導電型)の動的閾値トランジスタのために、表面側から深さ方向に順に、第2導電型(第1導電型)の不純物濃度の薄い層と、第2導電型(第1導電型)の不純物濃度の濃い層とを、イオン注入では困難な急峻なプロファイルを持つように形成することができる。また、上記活性領域上に成長した膜は基板結晶の方位を受け継いだ単結晶半導体膜であるから、改めて再結晶化するための熱工程が不要となり、急峻なプロファイルを維持することができる。

【0100】また、上記活性領域以外の領域上、例えば上記素子分離領域上には、単結晶半導体膜に対して選択 40 エッチング可能な多結晶半導体膜が形成される。そのため、素子間およびソース・ドレイン領域間を分離するためには、等方性エッチングにより上記多結晶半導体膜を除去するだけでよい。

【0101】したがって、比較的簡単な工程で高性能な上記第2の発明の半導体装置を製造することができる。

【0102】また、第4の発明の半導体装置の製造方法によれば、あらかじめ上記活性領域の最上層部に不純物 濃度の濃い領域を形成しておいて、その後に単結晶半導 体膜をエピタキシャル成長させている。そのため、上記 50 第1導電型(第2導電型)の動的閾値トランジスタのために、表面側から深さ方向に順に、第2導電型(第1導電型)の不純物濃度の薄い層と、第2導電型(第1導電型)の不純物濃度の濃い層とを、イオン注入では困難な急峻なプロファイルを持つように形成することができる。また、上記活性領域上に成長した膜は基板結晶の方位を受け継いだ単結晶半導体膜であるから、改めて再結晶化するための熱工程が不要となり、急峻なプロファイルを維持することができる。

【0103】また、上記活性領域のみに、単結晶半導体膜が選択エピタキシャル成長する。そのため、上記活性領域以外の領域上、例えば素子間およびソース・ドレイン領域間を分離するための等方性エッチングなどが必要ない。

【0104】したがって、更に簡単な工程により、上記第2の発明の半導体装置を製造することができる。

【0105】また、第5の発明の半導体装置によれば、 上記第1導電型および第2導電型の動的閾値トランジス タとで相補型の回路が構成されている。そして、上記第 1導電型(第2導電型)の動的閾値トランジスタの上記 第2導電型(第1導電型)の浅いウェル領域上には、ゲ ート絶縁膜との界面側から深さ方向に順に、第1導電型 (第2導電型) の不純物濃度の薄い層と、第1導電型 (第2導電型) の不純物濃度の濃い層とが形成されてい る。このような、いわゆるカウンタードープ構造によっ てもまた、上記第2の発明の半導体装置と同様に空乏層 の伸びを抑制することができる。しかも、その抑制の度 合いは上記第2の発明の半導体装置よりも大きい。その 結果、基板バイアス効果はさらに増大するので、動的閾 値トランジスタの閾値をさらに高くしてオフ電流を少な くすることができる。したがって、動的閾値トランジス 夕による相補型回路からなる半導体装置を、動作速度を 高速に保ったままさらに低消費電力化することができ

【0106】また、第6の発明の半導体装置は、相補型の回路を構成する上記の動的閾値トランジスタの基板バイアス効果因子  $\gamma$  が0.3以上であるから、従来技術による動的閾値トランジスタに比べて十分大きな基板バイアス効果を得ることができる。したがって、動的閾値トランジスタによる相補型回路からなる半導体装置を、動作速度を高速に保ったまま低消費電力化することができる。

【0107】また、第7の発明の半導体装置によれば、基板バイアス効果の大きな動的閾値を用いて相補型回路を組むことによりオフリークを非常に小さくすることができ、かつ回路がスタンドバイ状態にあるときにはゲート電流を非常に小さくすることができる。したがって、動的閾値トランジスタによる相補型回路からなる半導体装置を、動作速度を高速に保ったまま著しく低消費電力化することができる。

23

【0108】また、第8の発明のスタティック型ランダムアクセスメモリ装置は、上記第1,第2,第5,第6のいずれかの発明の半導体装置を具備しているので、スタンドバイ時のリーク電流を低減することができる。したがって、スタティック型ランダムアクセスメモリの動作速度を高速に保ったまま低消費電力化することができる。

【0109】また、第9の発明の携帯電子機器は、上記発明の半導体装置を具備するから、LSI(大規模集積回路)部等の消費電力が大幅に減少して、電池寿命を大 10幅にのばすことができる。

### 【図面の簡単な説明】

【図1】 本発明の実施の形態1の半導体装置を構成する、Nチャネル型DTMOSのドレイン電流およびゲート電流のゲート電圧依存性を示すグラフである。

【図2】 本発明の実施の形態1の半導体装置を構成する、Pチャネル型DTMOSのドレイン電流およびゲート電流のゲート電圧依存性を示すグラフである。

【図3】 本発明の実施の形態1の半導体装置の構成を示す図である。

【図4】 本発明の実施の形態2の半導体装置の断面図である。

【図5】 本発明の実施の形態2の半導体装置を作成する手順を示す図である。

【図6】 本発明の実施の形態2の半導体装置を作成する手順を示す図である。

【図7】 本発明の実施の形態3の半導体装置の断面図である。

【図8】 本発明の実施の形態5のスタティック型ランダムアクセスメモリ装置の回路図である。

【図9】 本発明の実施の形態6の携帯電子機器の構成を示す図である。

【図10】 Nチャネル型DTMOSのドレイン電流およびゲート電流のゲート電圧依存性を示すグラフであり、従来技術の問題点を説明する図である。

【図11】 DTMOSを用いて構成したインバータ回路の回路図であり、従来技術の問題点を説明する図である。

#### 【符号の説明】

4, 6 Nチャネル型DTMOS

5、7 Pチャネル型DTMOS

121 N型の深いウェル領域

122 P型の深いウェル領域

123 P型の浅いウェル領域

124 N型の浅いウェル領域

125、172 P型の不純物濃度の濃い領域

126,171 N型の不純物濃度の濃い領域

20 127, 174 P型の不純物濃度の薄い領域

128、173 N型の不純物濃度の薄い領域

151 ゲート絶縁膜


152 ゲート電極

161 N型のソース領域


162 N型のドレイン領域

163 P型のソース領域


164 P型のドレイン領域









# 【図3】




[図4]





【図6】







【図5】









[図8]




【図7】



【図11】





#### フロントページの続き

(72)発明者 柿本 誠三

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内

Fターム(参考) 5F048 AA07 AB01 AC03 BA02 BB05

BB14 BC06 BD04 BD09 BE01

BE02 BE03 BE07 BG14

5F083 BS02 BS14 BS26 GA06 NA01

PR25